Лекции по схемотехнике.
- Элементы схемотехники цифровых устройств обработки информации. Екатеринбург 2008. ⇢
- Введение. ⇢
- 1 Арифметические и логические основы ЭВМ. ⇢
- 1.1 Арифметические основы ЭВМ. ⇢
- 1.2 Логические основы ЭВМ. ⇢
- 1.2.1 Основные положения алгебры логики. ⇢
- 1.2.2 Логические элементы. ⇢
- 1.2.3 Законы и тождества алгебры логики. ⇢
- Правила старшинства логических операций.
- 2 Основы синтеза цифровых устройств. ⇢
- 2.1 Последовательность операций при синтезе цифровых устройств комбинационного типа. ⇢
- 2.2 Аналитическая запись логической формулы КЦУ. ⇢
- 2.3 Понятие базиса. ⇢
- 2.4 Минимизация логических формул. ⇢
- 2.4.1 Расчётный метод минимизации. ⇢
- Метод минимизирующих карт Карно.
- 2.4.2 Минимизация неопределённых логических функций. ⇢
- 2.5 Запись структурных формул в универсальных базисах. ⇢
- 3 Логические элементы. ⇢
- 3.1 Основные параметры логических элементов. ⇢
- 3.2 Транзисторно-транзисторная логика. ⇢
- 3.2.1 ТТЛ элемент И-НЕ с простым инвертором. ⇢
- 3.2.2 ТТЛ элемент со сложным инвертором. ⇢
- 3.2.3 Элементы ТТЛШ. ⇢
- 3.2.4 Элементы ТТЛ с тремя выходными состояниями — ⇢
- 3.3 Эмиттерно-связанная логика. ⇢
- 3.4 Транзисторная логика с непосредственными связями (ТЛНС). ⇢
- 3.5 Интегральная инжекционная логика. ⇢
- 3.6 Логические элементы на МОП-транзисторах. ⇢
- 3.6.1 Логические элементы на ключах с динамической нагрузкой. ⇢
- 3.6.2 Логические элементы на комплементарных ключах. ⇢
- 4 Цифровые устройства комбинационного типа. ⇢
- 4.1 Двоичные сумматоры. ⇢
- 4.1.1 Одноразрядные сумматоры. ⇢
- 4.1.2 Многоразрядные сумматоры. ⇢
- Параллельные сумматоры с параллельным переносом.
- 4.1.3 Арифметико-логические устройства. ⇢
- 4.2 Кодирующие и декодирующие устройства. ⇢
- 4.2.1 Шифраторы. ⇢
- 4.2.2 Дешифраторы (декодеры). ⇢
- 4.3 Коммутаторы цифровых сигналов. ⇢
- 4.3.1 Мультиплексоры. ⇢
- 4.3.2 Дешифраторы-демультиплексоры. ⇢
- 4.4 Устройства сравнения кодов. Цифровые компараторы. ⇢
- 4.5 Преобразователи кодов. Индикаторы. ⇢
- 5 Цифровые устройства последовательностного типа. ⇢
- 5.1 Триггеры. ⇢
- 5.1.1 RS-триггеры. ⇢
- RS-триггеры на логических элементах.
- Синхронные RS-триггеры.
- RS-триггеры S, R и E-типов.
- 5.1.2 D-триггеры (триггеры задержки). ⇢
- Тактируемые D-триггеры. DV-триггеры.
- 5.1.3 Триггер Т-типа (Счётный триггер). ⇢
- 5.1.4 JK-триггеры. ⇢
- 5.1.5 Несимметричные триггеры. ⇢
- 5.2 Регистры. ⇢
- 5.2.1 Параллельные регистры (регистры памяти). ⇢
- 5.2.2 Регистры сдвига. ⇢
- 5.2.3 Реверсивные регистры сдвига. ⇢
- 5.2.4. Интегральные микросхемы регистров (примеры). ⇢
- 5.3 Счётчики импульсов. ⇢
- 5.3.1 Требования, предъявляемые к счётчикам. ⇢
- 5.3.2 Суммирующие счётчики. ⇢
- 5.3.3 Вычитающие и реверсивные счётчики. ⇢
- 5.3.4 Счётчики с произвольным коэффициентом счёта. ⇢
- 5.3.5 Счётчики с последовательно-параллельным переносом. ⇢
- 5.3.6 Универсальные счётчики в интегральном исполнении (Примеры). ⇢
- Микросхемы счётчиков К155ИЕ2, К155ИЕ4 и К155ИЕ5,
- Реверсивные счётчики К155ИЕ6 и К155ИЕ7 (Рисунок 65).
- Счётчик-делитель частоты с переменным коэффициентом деления К155ИЕ8 (Рисунок 66).
- 6 Запоминающие устройства. ⇢
- 6.1 Иерархия запоминающих устройств ЭВМ. ⇢
- 6.2 Структурные схемы ЗУ. ⇢
- Структура 2D.
- Структура 3D.
- Структура 2DM (Рисунок 67).
- 6.3 Оперативные запоминающие устройства. ⇢
- 6.3.1 Типы оперативных запоминающих устройств. ⇢
- 6.3.2 Основные параметры ЗУ. ⇢
- 6.3.3 Внешняя организация и временные диаграммы статических ОЗУ. ⇢
- 6.3.4 Микросхемы ОЗУ. ⇢
- Список использованных источников. ⇢